 |
AM3357BZCZA30 IC Chip Mpu Sitara 300MHZ 324 NFBGA ADE Chip
Detalhes do produto:
| Lugar de origem: | original |
| Marca: | original |
| Certificação: | original |
| Número do modelo: | AM3357BZCZA30 |
Condições de Pagamento e Envio:
| Quantidade de ordem mínima: | 1 |
|---|---|
| Preço: | negotiation |
| Detalhes da embalagem: | Caixa da caixa |
| Tempo de entrega: | dias 1-3working |
| Termos de pagamento: | T/T, L/C |
| Habilidade da fonte: | 100.000 |
|
Informação detalhada |
|||
| Mfr: | Texas Instruments | Série: | Sitara™ |
|---|---|---|---|
| Pacote: | Bandeja | Estado do produto: | Ativo |
| Processador do núcleo: | ARM® Cortex®-A8 | Número de núcleos/largura do ônibus: | 1 núcleo, de 32 bits |
| Velocidade: | 300MHz | ||
| Realçar: | Microplaqueta de AM3357BZCZA30 IC,Mpu Sitara 300MHZ 324NFBGA,324 FBGA ADE Chip |
||
Descrição de produto
Mpu Sitara 300mhz 324nfbga da microplaqueta de IC do circuito integrado AM3357BZCZA30
Microprocessador IC Sitara™ de ARM® Cortex®-A8 1 núcleo, 300MHz de 32 bits 324-NFBGA (15x15)
Especificações de AM3357BZCZA30
| TIPO | DESCRIÇÃO |
| Categoria | Circuitos integrados (CI) |
| Encaixado | |
| Microprocessadores | |
| Mfr | Texas Instruments |
| Série | Sitara™ |
| Pacote | Bandeja |
| Estado do produto | Ativo |
| Processador do núcleo | ARM® Cortex®-A8 |
| Número de núcleos/largura do ônibus | 1 núcleo, de 32 bits |
| Velocidade | 300MHz |
| Co-Processors/DSP | Multimédios; NEON™ SIMD |
| RAM Controllers | LPDDR, DDR2, DDR3, DDR3L |
| Aceleração dos gráficos | Sim |
| Controladores da exposição & da relação | LCD, écran sensível |
| Ethernet | 10/100/1000Mbps (2) |
| SATA | - |
| USB | USB 2,0 + PHY (2) |
| Tensão - I/O | 1.8V, 3.3V |
| Temperatura de funcionamento | -40°C ~ 105°C (TJ) |
| Características de segurança | Criptografia, gerador de número aleatório |
| Montando o tipo | Montagem de superfície |
| Pacote/caso | 324-LFBGA |
| Pacote do dispositivo do fornecedor | 324-NFBGA (15x15) |
| Relações adicionais | LATA, mim ² C, McASP, McSPI, MMC/SD/SDIO, UART |
| Número baixo do produto | AM3357 |
Características de AM3357BZCZA30
• Até 1-GHz Sitara™ ARM® Cortex®
- Processador de BitRISC do ‑ A8 32
– Co-processador de NEON™ SIMD
– 32KB da instrução L1 e 32KB da detecção do Único-erro de CacheWith dos dados (paridade)
– 256KB do esconderijo L2 com código de correção de erro (CCE)
– 176KB da ROM da bota da Em-microplaqueta
– 64KB de RAM dedicado
– Emulation e para eliminar erros - de JTAG
– Controlador de interrupção (até 128 InterruptRequests)
• Memória da Em-microplaqueta (L3 compartilhado RAM)
– 64KB da Em-microplaqueta de uso geral MemoryController (OCMC) RAM
– Acessível a todos os mestres
– Apoia a retenção para a excitação rápida
• Relações externos da memória (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController:
– mDDR: pulso de disparo 200-MHz (taxa de dados 400-MHz)
– DDR2: pulso de disparo 266-MHz (taxa de dados 532-MHz)
– DDR3: pulso de disparo 400-MHz (taxa de dados 800-MHz)
– DDR3L: pulso de disparo 400-MHz (800-MHz DataRate)
– ônibus de dados de 16 bits
– 1GB do espaço endereçável total
– Apoia um x16 ou dois x8 a memória DeviceConfigurations
– Controlador de uso geral da memória (GPMC)
– Relação de 8 bits e de 16 bits flexível de AsynchronousMemory com até sete ChipSelects (NAND, NEM, Muxed-NEM, SRAM)
– Usa o código de BCH para apoiar 4, 8-, ou 16-BitECC
– Usa o código de Hamming para apoiar CCE 1-Bit
– Módulo do localizador do erro (OLMO)
– Usado conjuntamente com o toLocate de GPMC endereça de erros de dados os Polynomials do fromSyndrome que geraram usando o algoritmo do aBCH
– Apoios 4, 8-, e de 16 bits pelo lugar de erro 512-ByteBlock baseado em BCHAlgorithms
• Subsistema de comunicação andIndustrial do subsistema programável da unidade do tempo real (PRU-ICSS)
– Protocolos dos apoios tais como EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, e mais
- Processador de BitRISC do ‑ A8 32
– Co-processador de NEON™ SIMD
– 32KB da instrução L1 e 32KB da detecção do Único-erro de CacheWith dos dados (paridade)
– 256KB do esconderijo L2 com código de correção de erro (CCE)
– 176KB da ROM da bota da Em-microplaqueta
– 64KB de RAM dedicado
– Emulation e para eliminar erros - de JTAG
– Controlador de interrupção (até 128 InterruptRequests)
• Memória da Em-microplaqueta (L3 compartilhado RAM)
– 64KB da Em-microplaqueta de uso geral MemoryController (OCMC) RAM
– Acessível a todos os mestres
– Apoia a retenção para a excitação rápida
• Relações externos da memória (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController:
– mDDR: pulso de disparo 200-MHz (taxa de dados 400-MHz)
– DDR2: pulso de disparo 266-MHz (taxa de dados 532-MHz)
– DDR3: pulso de disparo 400-MHz (taxa de dados 800-MHz)
– DDR3L: pulso de disparo 400-MHz (800-MHz DataRate)
– ônibus de dados de 16 bits
– 1GB do espaço endereçável total
– Apoia um x16 ou dois x8 a memória DeviceConfigurations
– Controlador de uso geral da memória (GPMC)
– Relação de 8 bits e de 16 bits flexível de AsynchronousMemory com até sete ChipSelects (NAND, NEM, Muxed-NEM, SRAM)
– Usa o código de BCH para apoiar 4, 8-, ou 16-BitECC
– Usa o código de Hamming para apoiar CCE 1-Bit
– Módulo do localizador do erro (OLMO)
– Usado conjuntamente com o toLocate de GPMC endereça de erros de dados os Polynomials do fromSyndrome que geraram usando o algoritmo do aBCH
– Apoios 4, 8-, e de 16 bits pelo lugar de erro 512-ByteBlock baseado em BCHAlgorithms
• Subsistema de comunicação andIndustrial do subsistema programável da unidade do tempo real (PRU-ICSS)
– Protocolos dos apoios tais como EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, e mais
– Duas unidades programáveis do tempo real (PRUs)
– processador do RISC de 32 bits da carga/loja capaz da corrida em 200 megahertz
– 8KB da instrução RAM With Single-Error Detection (paridade)
– 8KB dos dados RAM With Single-Error Detection (paridade)
– Multiplicador de 32 bits do Único-ciclo com acumulador 64-bit
– O módulo aumentado de GPIO fornece ShiftIn/para fora do apoio e da trava paralela no sinal externo
– 12KB de RAM With Single-Error Detection compartilhado (paridade)
– Três bancos de registro 120-Byte acessíveis por cada PRU
– Controlador de interrupção (INTC) para eventos da entrada de sistema da manipulação
– Ônibus local da interconexão para conectar mestres internos e externos aos recursos dentro do PRU-ICSS
– Periféricos dentro do PRU-ICSS:
– Um porto de UART com os pinos do controle de fluxo, apoios até 12 Mbps
– Um módulo aumentado da captação (eCAP)
– Duas portas ethernet MII que apoiam ethernet industriais, tais como EtherCAT
– Um porto de MDIO
• Poder, restauração, e módulo da gestão do pulso de disparo (PRCM)
– Controla a entrada e a saída de modos do apoio e do Profundo-sono
– Responsável para o sono que arranja em sequência, interruptor-Fora do domínio do poder que arranjam em sequência, arranjar em sequência de alerta, e domínio do poder Interruptor-em arranjar em sequência
– Pulsos de disparo
– 15 integrados - ao oscilador 35-MHz de alta frequência usado para gerar um pulso de disparo de referência para o vário sistema e pulsos de disparo periféricos
– Apoia o pulso de disparo individual permitem e desabilitam o controle para que subsistemas e os periféricos facilitem o consumo de potência reduzido
– Cinco ADPLLs para gerar pulsos de disparo de sistema
(Subsistema do MPU, relação da RDA, USB e periféricos [MMC e SD, UART, SPI, I 2C], L3, L4, ethernet, de pixel de GFX [SGX530], de LCD pulso de disparo)
Aplicações de AM3357BZCZA30
• Periféricos do jogo
• Casa e automatização industrial
• Dispositivos médicos do consumidor
• Impressoras
• Sistemas espertos do pedágio
• Máquinas de venda automática conectadas
• Escalas de peso
• Consoles educacionais
• Brinquedos avançados
Classificações ambientais & da exportação de AM3357BZCZA30
| ATRIBUTO | DESCRIÇÃO |
| Estado de RoHS | ROHS3 complacente |
| Nível da sensibilidade de umidade (MSL) | 3 (168 horas) |
| Estado do ALCANCE | ALCANCE não afetado |
| ECCN | 5A992C |
| HTSUS | 8542.31.0001 |
Deseja saber mais detalhes sobre este produto