 |
TMS320VC5501PGF300 Dip Ic Sockets Ic Fxd-Pnt Dsp 600 Mips 176-Lqfp
Detalhes do produto:
| Lugar de origem: | original |
| Marca: | original |
| Certificação: | original |
| Número do modelo: | TMS320VC5501PGF300 |
Condições de Pagamento e Envio:
| Quantidade de ordem mínima: | 1 |
|---|---|
| Preço: | negotiation |
| Detalhes da embalagem: | Caixa da caixa |
| Tempo de entrega: | dias 1-3working |
| Termos de pagamento: | T/T, L/C |
| Habilidade da fonte: | 100.000 |
|
Informação detalhada |
|||
| Mfr: | Texas Instruments | Série: | TMS320C55x |
|---|---|---|---|
| Pacote: | Bandeja | Estado do produto: | Ativo |
| Tipo: | Ponto fixo | Relação: | Relação do anfitrião, mim ² C, McBSP, UART |
| Memória permanente: | 300MHz | Mfr Texas Instruments Series Pacote de TMS320C55x Tray Product Status Tipo ativo Ponto fixo Interfac: | ROM (32kB) |
Descrição de produto
TMS320VC5501PGF300 Dip Ic Sockets Ic Fxd-Pnt Dsp 600 Mips 176-Lqfp
IC FXD-PNT DSP 600 MIPS 176-LQFP
Especificações de TMS320VC5501PGF300
| TIPO | DESCRIÇÃO |
| Categoria | Circuitos Integrados (CIs) |
| Integrado | |
| DSP (Processadores de Sinal Digital) | |
| Mfr | Instrumentos Texas |
| Series | TMS320C55x |
| Pacote | Bandeja |
| Status do produto | Ativo |
| Tipo | Ponto fixo |
| Interface | Interface de host, I²C, McBSP, UART |
| Taxa de Relógio | 300MHz |
| Memória não volátil | ROM (32kB) |
| RAM no chip | 48kB |
| Tensão - E/S | 3,30V |
| Tensão - Núcleo | 1,26V |
| Temperatura de operação | -40°C ~ 85°C (TC) |
| Tipo de montagem | Montagem em superfície |
| Pacote / Estojo | 176-LQFP |
| Pacote de dispositivos do fornecedor | 176-LQFP (24x24) |
| Número do produto base | TMS320 |
Características deTMS320VC5501PGF300
• Processador de sinal digital (DSP) TMS320C55x de alto desempenho, baixo consumo de energia e ponto fixo
− Tempo de ciclo de instrução de 3,33 ns para taxa de clock de 300 MHz
− Cache de instruções de 16 Kbytes (I-Cache)
− Uma/duas instruções executadas por ciclo
− Multiplicadores duplos [até 600 milhões de multiplicações-acumulações por segundo (MMACS)]
− Duas Unidades Aritméticas/Lógicas (ALUs)
− Um barramento de programa, três barramentos de leitura de dados/operando internos e dois barramentos de gravação de dados/operando internos
• Cache de instrução (16K Bytes)
• RAM On-Chip de 16K x 16 bits composta por quatro blocos de RAM de acesso duplo de 4K × 16 bits (DARAM) (32K bytes)
• ROM on-chip de 16K × 16 bits de estado de espera único (32K Bytes)
• Espaço máximo de memória externa endereçável de 8M × 16 bits
• Memória de barramento paralelo externo de 32 bits compatível com interface de memória externa (EMIF) com recursos de entrada/saída de uso geral (GPIO) e interface sem cola para:
- RAM estática assíncrona (SRAM)
- EPROM assíncrono
− DRAM síncrona (SDRAM)
− RAM de rajada síncrona (SBRAM)
• Capacidade de rastreamento de emulação/depuração salva as últimas 16 descontinuidades do contador de programa (PC) e os últimos 32 valores de PC
• Controle programável de baixa potência de seis domínios funcionais de dispositivos
• Periféricos On-Chip
− Controlador de acesso direto à memória (DMA) de seis canais
− Duas portas seriais com buffer multicanal (McBSPs)
− Gerador de Relógio de Loop de Bloqueio de Fase Analógico Programável (APLL)
− Pinos de E/S de uso geral (GPIO) e um pino de saída dedicado (XF)
− Interface host-porta paralela de 8 bits (HPI)
− Quatro temporizadores
− Dois temporizadores de uso geral de 64 bits
− Temporizador Watchdog programável de 64 bits
− Contador DSP/BIOS de 64 bits
− Interface de Circuito Interintegrado (I2C)
− Receptor/transmissor assíncrono universal (UART)
• Lógica de emulação baseada em varredura no chip
• Lógica de varredura de limite IEEE Std 1149.1† (JTAG)
• Pacotes:
− 176-Terminal LQFP (Low-Profile Quad Flatpack) (PGF Sufixo)
− 201-Terminal MicroStar BGA (Ball Grid Array) (Sufixos GZZ e ZZZ)
• 3.3-VI/O Tensão de alimentação
• Tensão de alimentação do núcleo de 1,26 V
FormuláriosdeTMS320VC5501PGF300
O processador de sinal digital (DSP) de ponto fixo TMS320VC5501 (5501) é baseado no núcleo do processador da CPU da geração TMS320C55x DSP.A arquitetura C55x DSP atinge alto desempenho e baixo consumo de energia por meio de maior paralelismo e foco total na redução da dissipação de energia.A CPU suporta uma estrutura de barramento interno que é composta por um barramento de programa, três barramentos de leitura de dados, dois barramentos de gravação de dados e barramentos adicionais dedicados à atividade periférica e DMA.Esses barramentos fornecem a capacidade de realizar até três leituras de dados e duas gravações de dados em um único ciclo.Em paralelo, o controlador DMA pode realizar transferências de dados independentemente da atividade da CPU.
Classificações Ambientais e de Exportação deTMS320VC5501PGF300
| ATRIBUTO | DESCRIÇÃO |
| Status RoHS | Compatível com ROHS3 |
| Nível de Sensibilidade à Umidade (MSL) | 4 (72 horas) |
| Estado REACH | REACH não afetado |
| ECCN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Deseja saber mais detalhes sobre este produto